View on GitHub

ITMO-PE

My study notes about Program Engineering at University ITMO

Архитектура компьютера

Лекция 9

Процессор фон Неймана и его вариации. Гарвард. CISC 冯诺依曼处理器及其变体。 哈佛。 CISC

Пенской А.В., 2022

План лекции

Устройство. Control Unit и DataPath (повтор) 设备。 控制单元和数据路径（重复）

Проблемы проектирования ISA для процессора фон Неймана (повтор) 冯诺依曼处理器的 ISA 设计问题（重复）

  1. Типы данных и их размеры (бит, кодирование, тегирование).
  2. Набор команд и их взаимозаменяемость.
  3. Количество операндов (1, 2 и более).

  4. Расположение операндов и результата. Адресация.

  5. 数据类型及其大小（位、编码、标记）。
  6. 一组命令及其互换性。
  7. 操作数的数量（1、2 或更多）。
  8. 操作数和结果的排列。 寻址。
  1. Кодирование инструкций. Простота декодирования и компактность.
    编码说明。 易于解码且紧凑。

Пример процессора фон Неймана 冯诺依曼处理器的示例

_Пример процессора из семейства фон Неймана_

Как можно смоделировать такой процессор, описанный выше?

Пример исполнения команды 命令执行示例

_Пример процессора из семейства фон Неймана_

Add 34 + [03] -> [01] (4 байта)

1. Чтение инструкции
  - IR <- PMem[PC]
  - PC <- PC+1
2. Инициализация акк. 34
  - {Acc, Z, C}
    <- АЛУ(...) <- MUX2(...) 
    <- PMem[PC]
  - PC <- PC+1
3. Выгрузка адреса [03]
  - AR <- PMem[PC]
  - PC <- PC+1
4. Выгрузка данных из памяти, +
  - {Acc, Z, C} 
    <- ALU(...) <- MUX2(...)
    <- DMem[AR].DOUT
5. Выгрузка адреса [01]
  - AR <- PMem[PC]
  - PC <- PC+1
6. Сохранение результата
  - DMem[AR].DIN <- Acc

Вариации архитектуры (ISA) фон Неймана 冯·诺依曼架构变体 (ISA)

  1. Способ обработки данных
    数据处理方法
  2. Организация памяти программ и данных
    程序和数据存储器的组织
  3. Набор команд: 命令集：
    • CISC. Hardwired. Microcoded. NISC(No instruction set computing)
      CISC。 硬连线。 微编码。无指令集计算
    • RISC. Pipelined
      精简指令集计算机。 流水线式

Вопросы ввода-вывода, параллелизма уровня инструкций и команд, изоляции процессов, а также иерархия памяти будут рассмотрены позднее.
I/O、指令和指令级并行性、进程隔离和内存层次结构等问题将在稍后讨论。

Способ обработки данных 数据处理方法

Notes: ECE C61 Computer Architecture Lecture 3 – Instruction Set
笔记：ECE C61 计算机体系结构讲座 3 – 指令集

Организация памяти программ и данных

_Гарвардская архитектура_

Узкое место архитектуры фон Неймана (Принстонская) – память:
冯·诺依曼（普林斯顿）架构的瓶颈是内存：

Отличие Гарвардской архитектуры:
哈佛架构的区别：

Особенности Гарвардской архитектуры 哈佛架构的特点

Достоинства: 优点

Недостатки: 缺陷

Вопрос: От чего зависит размерность машинных слов и адресных пространств?
问题：什么决定了机器字和地址空间的大小？

机器字和地址空间的大小由计算机体系结构和设计决定。以下是一些主要因素：

数据总线宽度（Machine Word Size）： 机器字的大小通常与计算机的数据总线宽度相关。机器字是 CPU 一次能处理的二进制数据的位数。例如，一个32位的机器字表示CPU一次可以处理32位二进制数据，而64位的机器字表示CPU一次可以处理64位二进制数据。

寻址能力（Address Bus Size）： 地址空间的大小由计算机的地址总线宽度决定。地址总线的宽度决定了CPU可以寻址的内存单元数量。一个32位的地址总线可以寻址2^32个内存地址，而64位的地址总线可以寻址2^64个内存地址。

寄存器的位数： 寄存器是位于 CPU 内部的高速存储器单元，用于存储指令和数据。通常，机器字的大小与 CPU 寄存器的位数相关联。如果寄存器是n位的，那么机器字的大小通常也是n位。

这些因素相互关联，一般来说，随着计算机体系结构的发展，人们倾向于采用更大的机器字和更大的地址空间，以提高计算机的性能和处理能力。然而，这也涉及到成本、功耗和其他设计考虑因素。

Вариации Гарвардской архитектуры 哈佛架构的变体

Архитектура “Память инструкций как данные” (Instruction-memory-as-data) 指令存储器即数据架构
реализуется возможность читать и писать данные в память программ. Позволяет генерировать и запускать машинный код.
实现了向​​程序存储器读写数据的能力。 允许您生成并运行机器代码。
Архитектура “Память данных как инструкции” (Data-memory-as-instruction) 数据存储器即指令架构
реализует возможность запуска инструкций из памяти данных. Позволяет генерировать и запускать машинный код, при этом параллельный доступ ограничен.
实现从数据存储器运行指令的能力。 允许您生成并运行机器代码，但并发访问受到限制。
Модифицированная Гарвардская архитектура (main stream) 修改后的哈佛架构（主流）
Доступ к памяти реализуется через независимые кеши для данных и программ, за счет чего, с точки зрения внутренней организации процессора, доступ реализован независимо, при этом канал между процессором и памятью один.
内存访问是通过数据和程序独立的缓存来实现的，因此，从处理器的内部组织来看，访问是独立实现的，而处理器和内存之间的通道是一个。

Система команд и линейная функции 命令系统和线性函数

$Y = A * X + B$

load R1 <- A
load R2 <- X
load R3 <- B
mul R4 <- R1 * R2
add R5 <- R4 + R3
store Y <- R5

load R1 <- A
load R2 <- X
load R3 <- B
lfn R4 <- R1 * R2 + c
store Y <- R4

load R1 <- A
mul R1 <- R1 * B
add R1 <- R1 + C
store Y <- R1

mul R1 <- A * B
add Y <- R1 + C

lfn Y <- A * B + C

Вопрос: Какой состав команд лучше и почему?
问题：哪种命令组成更好，为什么？

Notes: зависит от алгоритма, неплохо бы оптимизировать под задачу.
注意：取决于算法，最好针对任务进行优化。

Complex Instruction Set Computer 复杂指令集计算机

CISC
is a computer architecture in which single instructions can execute several low-level operations (a load from memory, an arithmetic operation, and a memory store) or are capable of multi-step operations or addressing modes within single instructions.
是一种计算机体系结构，其中单个指令可以执行多个低级操作（从内存加载、算术运算和内存存储），或者能够在单个指令内执行多步操作或寻址模式。

Причины появления: 出现原因：

Проблемы: 问题：

Реализация Control Unit 实现控制单元

Hardwired 硬连线
при помощи аппаратных комбинационных схем, декодирующих инструкции в последовательности сигналов.
使用硬件组合电路将指令解码为信号序列。
Microcoded 微编码
при помощи исполнения микропрограммы, реализующей необходимые функции.
使用执行微程序来实现必要的功能。
Микропрограмма (микрокод) 固件（微代码）
программа, реализующая набор инструкций процессора.
实现一组处理器指令的程序。

Microcode decoding_

Микропрограммное управление 固件控制

Достоинства: 优点

  1. Простота реализации (CISC).
    易于实施（CISC）
  2. Возможность “программирования” системы команд.
    对命令系统进行“编程”的可能性。
  3. Доступ к микрокоду для программиста.
    程序员访问微代码。
  4. Генерация ISA под задачу (сократить объём, повысить эффективность), см. УВК «Самсон» – базовая ЭВМ РВСН.
  5. 任务的ISA生成（减少体积，提高效率），参见 УВК «Самсон» – базовая ЭВМ РВСН.

Недостатки: 缺陷

  1. Хранение микрокода в процессоре.
    在处理器中存储微代码。
  2. CISC требует знаний.
    CISC需要知识。
  3. Разнообразие архитектур = проблемы инструментария.
    架构的多样性=工具问题。
  4. Разнообразие команд (форматы, размеры, длительности, доступ). Усложняет:
    各种命令（格式、大小、持续时间、访问）。 复杂化：
    • оптимизацию процессора;
      处理器优化；
    • инструментарий.
      工具。
  5. Микрокод привносит все проблемы программирования (сложность, отладка, методы).
    微代码介绍了编程的所有问题（复杂性、调试、技术）。

No Instruction Set Computing (NISC) 无指令集计算 (NISC)

_CISC with microcode_

_NISC_

Особенности NISC
  1. Убрать ISA как уровень абстракции:
    删除 ISA 作为抽象级别：
    • упростить аппаратуру;
      简化设备；
    • выжать максимум из процессора (максимально тонкое управление).
      充分利用处理器（最大程度的精细控制）。
  2. Убрать проблемы дизайна ISA.
    消除ISA设计问题。
  3. Сделать невозможной бинарную совместимость процессоров.
    使处理器的二进制兼容性变得不可能。
  4. Применяется для ускорителей и в области высокоуровневого синтеза (HLS).
    适用于加速器和高级综合（HLS）应用。
  5. Низкая плотность машинного кода.
    机器代码密度低。
  6. Приходите в NITTA – параллельный NISC процессор.
    来到NITTA - 并行NISC处理器。